真空管アンプ電源 +460V電源 実験その２

過渡応答波形を確認しました。
下図は、再掲載ですが過渡応答測定治具の回路です。
115mAの矩形電流を負荷として加えています。

下の写真は過渡応答波形です。

波形の立ち上がり直後から約500KHzの細かな振動が観測されました。
これは発振しているのではないかとちょっと慌てましたが、±78V電源で経験したLC共振と現象が似ていることに気づきました。

この現象の原因は何か少し考えてみました。
+460V電源は、オペアンプのマイナス端子側がグランドに接続されていて、プラス端子側はグランドではなく出力電圧側を基準とした電圧に接続されています。過渡的な電流変化によって出力に生じたノイズ成分は抵抗で分圧されてオペアンプのプラス端子に加わり、それが増幅され今回の現象になったのではないかと推測しました。

これを確認するため、下図に示す位置にノイズバイパス用のコンデンサを入れてみました。

330pFを入れた時の過渡応答波形が下の写真になります。

細かな振動は無くなっています。

コンデンサを挿入することで電源のクローズループゲインがどうなるかシミュレーションしてみました。下図がシミュレーション回路になります。

コンデンサの値を1nF、100pF、330pFと変化させてシミュレーションした結果が下図になります。

ゲインが0dBになる周波数と位相余裕は以下の通りです。

  1nF　 ：　28.6KHz　　85.9deg
100pF　：　27.7KHz　　71.5deg
330pF　：　23.4KHz　　49.5deg

330pFを入れると過渡応答の波形は綺麗になるものの、電源全体の位相余裕は大きく減少することがわかります。この場所にコンデンサを入れるのは適当でないようです。

ロードレギュレーションですが、電流値は45KΩ負荷と45kΩ//4kΩ負荷の二通りで確認しました。

45kΩ（10.2mA）
      電源基板出力  460.035V
      治具入力        460.035V

45KΩ//4KΩ（125.2mA）
      電源基板出力  460.033V
      治具入力        460.026V

治具までの抵抗分は±78V電源で測定した時と同じで75mΩでした。電源本体は、115mAの電流変化で2mV電圧が低下しています。電圧が低下しているのは事実ですが、マルチメータの精度を考えると電源の出力インピーダンスはこうだと言える数字ではありません。

参考文献：
　　遠坂俊昭、電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計、CQ出版、2013、p.158−173
　　本多平八郎、作りながら学ぶエレクトロニクス測定器、CQ出版社、2001、p.52−90

真空管アンプ電源 +460V電源 実験

回路をユニバーサル基板に組み動作を確認します。事前に配線図を書きました。

下の写真は、トレイに並べた使用部品です。

組み上がりました。

±15V基板とドッキングして実験しています。

以下にデジタルオシロで観測した波形を載せます。

左：タイマー回路の波形
　　TimerA（上）とTimerB（下）
　　　　　　　　　　　　　　　　　　　　　　　右：起動時のFETサージ電流波形
　　　　　　　　　　　　　　　　　　　　　　　　　TimerB（上）とFETドレイン電圧＝ドレイン電流（下）

TimerA、TimerBとも設計値より1〜2割長くなりました。タンタルコンデンサのばらつきが主な原因と思われます。555を使った長時間タイマーに精度を求めるのは難しいと感じました。

起動時にFETを流れるサージ電流ですが、対策をとった事で2.4A程度まで抑える事ができました。定電流動作が始まるまでの時間もシミュレーションの結果と一致しています。

左：出力電圧立ち上がり波形（負荷4kΩ//45KΩ）
　　TimerB（上）と出力電圧（下）
　　　　　　　　　　　　　　　　　　　　　　　　　右：過電流検出時のラッチ回路波形
　　　　　　　　　　　　　　　　　　　　　　　　　　　フォトカプラコレクタ（上）とオペアンプ出力（下）

出力の電圧立ち上がり時間は約1.1秒となりました。

フォトカプラのコレクタがローレベルになってからラッチまで4.2mSとなっています。シミュレーションで得られた3.9mSより若干長めとなりました。

参考文献：
　　遠坂俊昭、電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計、CQ出版、2013、p.158−173
　　本多平八郎、作りながら学ぶエレクトロニクス測定器、CQ出版社、2001、p.52−90

真空管アンプ電源 +460V電源 設計とシミュレーション６

これまでの内容をまとめます。

　　　　　　　　　　全体回路図

　　　　　定電圧制御部と定電流制御部

　　　　　　　　　　タイマー回路

　　　　　　　　　　ラッチ回路

　　　　　　　　　　LED点灯回路

LEDには２色タイプを使用します。TimerAとTimerBの動作時間は赤と緑の両方が点灯しオレンジ色になります。正常動作時は緑のみ点灯します。過電流が流れシャットダウンした時は赤になります。

参考文献：
　　遠坂俊昭、電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計、CQ出版、2013、p.158−173
　　本多平八郎、作りながら学ぶエレクトロニクス測定器、CQ出版社、2001、p.52−90

真空管アンプ電源 +460V電源 設計とシミュレーション５

（４）タイマー回路

555をシリーズ接続しています。動作をシミュレーションで確認しました。

上記の回路定数でTimerAの動作時間は28.9秒、TimerBの動作時間は1.7秒という結果になりました。
TimerAはヒーターのウオームアップ時間になります。TimerBは電源出力の起動時間（＝出力コンデンサのチャージアップ時間）となります。

（５）ラッチ回路

ラッチ回路は、負荷に異常が発生した場合、定電流回路が動作した事を検出し一定時間後に定電圧制御回路をシャットダウンするものです。

下図は定電流回路が動作した事を検出する回路になります。

定電流回路が動作すると、オペアンプ出力からコンマ数mAの電流が流れます。この電流をオペアンプの出力に接続したフォトカプラの一次側ダイオードに流し、二次側を検出信号としています。

ダイオードと並列に接続された100KΩと910KΩですが、フォトカプラの逆耐圧が5Vと非常に小さいので保護のため入れてあります。

下図は、シミュレーション回路になります。

フォトカプラの一次側に電流が流れると二次側のトランジスタがオンします。
オペアンプのマイナス入力端子の電圧はR1//R2XC1の時定数で+15Vから徐々に下がっていき、プラス入力端子の電圧より下がった時点でオペアンプ出力はマイナス側からプラス側に反転します。

オペアンプ出力がプラスになると接続されたFETがオンします。
FETのドレインはフォトカプラ出力のコレクタとワイヤードORになっているため、この状態は電源を切るまで保持されます。

この回路は信号のエッジでラッチするのではなく時間（CRの時定数）でラッチするので、ノイズに強く誤動作しにくい回路となっています。

この回路でオペアンプはコンパレータとして動作しています。入力のプラス端子とマイナス端子の間に保護用のダイオードが入っているオペアンプは使用できませんので注意してください。

下図はシミュレーション結果になります。
上記で説明した内容通りの動作となっています。
フォトカプラの一次側に電流が流れてからラッチするまで3.9mSです。

参考文献：
　　遠坂俊昭、電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計、CQ出版、2013、p.158−173
　　本多平八郎、作りながら学ぶエレクトロニクス測定器、CQ出版社、2001、p.52−90

真空管アンプ電源 +460V電源 設計とシミュレーション４

（３）起動停止回路

+460V安定化電源の起動/停止方法について説明します。

①比較増幅機の基準電圧がプラス電位になるように設定します。上図では、抵抗とダイオードを介して2V以上の電圧を印加しています。

②比較増幅機の出力がプラス側に飽和します。

③インバーテッドダーリントン接続されているPチャネルトランジスタが逆バイアスとなりカットオフします。

④1KΩに電流が流れないためゲート/ソース間がショートされたのと同じになり、FETはカットオフします。

動作を確認するためにシミュレーションしました。下図が回路になります。
比較増幅部には、停止時0V、起動時15Vを印加しました。

まず、停止動作を確認しました（下図）。

ドレイン電流（赤）は瞬時にゼロになりますが、出力電圧（青）は出力コンデンサの電荷が4.6KΩでディスチャージされるのでゆっくりと低下していきます。

次に起動を確認します（下図）。

0.5秒後に起動する設定です。定電流回路が動作して200mA弱の電流で出力コンデンサをチャージアップしていきます。出力電圧はほぼ直線的に上昇していき、0.75秒後に460Vに達します。この時点で定電流制御が終わり定電圧制御に移行します。実際の負荷は抵抗ではなく真空管なので、低い電圧での電流が多くなり460Vに達するまでの時間はもう少し長くなると予想されます。

下図は起動の瞬間を拡大したものです。ここから色々な事が分かりました。

一つ目ですが、FETがカットオフしている間、Pチャネルトランジスタのベースエミッタ間に-15Vの逆バイアスがかかっている事に気づきました。使用するSTN9360の逆バイアスの許容値は−7Vであり、−15Vは定格オーバーになります。

一つ目の問題を解決するために、トランジスタのベースエミッタ間にツェナーダイオードを挿入しました。

二つ目の問題はその副作用です。カットオフ時はオペアンプ出力がプラス側に飽和していますが、ツェナーダイオードを挿入したために電流が流れるルートができ、その電流値は計算上（13V−6V)÷100Ω=70mAに達します。これはOIPA2134の定格35mAをオーバーしています。

対策として、100Ωを470Ωに変更しました。

三つ目ですが、定電流動作が安定するまでの約20μsの間FETに最大7.8Aの電流が流れます。この原因を解説したのが下図になります。

計算値とシミュレーション結果、ほぼ同一の値となりました。

ドレインとソース間には500V近くの電圧がかかっていますから、素子のASO(Area of Safe Operation：安全動作領域）が心配です。下図はロームのSiC MOS FET２品種のASOグラフに500Vの線を引き、100μSと交わる点の電流値を読んだものです。

SCT2450を使う場合は1Aまでピーク値を下げなくてはいけないことが分かります。SCT2160を使ったとしても5A以内に抑える必要があります。

対策として、バイアス電圧を−15Vから−5Vに変更し、FETはSCT2160を使用することとしました。

以上三つの問題にどう対処したかを下図にまとめました。

参考文献：
　　遠坂俊昭、電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計、CQ出版、2013、p.158−173
　　本多平八郎、作りながら学ぶエレクトロニクス測定器、CQ出版社、2001、p.52−90

真空管アンプ電源 +460V電源 設計とシミュレーション３

（２）定電流制御回路

回路は下図の通りです。

制御用素子が整流後のプラス側ではなくマイナス側に接続されていることと、制御素子の構成がインバーテッド・ダーリントン接続になっていることを除き一般的な定電流回路となっています。

下図は定電流制御回路の原理図です。

直流の定電流回路ですから、出力コンデンサのインピーダンスは無限大となって無視することができます。よって、ソースフォロア部の負荷は抵抗分だけになり、動作域の周波数特性に影響するのは比較増幅部のみとなります。比較増幅機は積分回路になっています。

下図は定電流回路のシミュレーションを行う回路になります。排他的に動作するので、定電圧制御回路部も一緒に載せてあります。

まず、ソースフォロア部のゲイン特性をシミュレーションします、オペアンプ出力からFETのドレインまでの特性をシミュレーションした結果が下図になります。

オペアンプ出力に入れたダイオードのVfとインバーテッドダーリントン接続のトランジスタのVbeとが相殺されて、ゲインはほぼ1(=0dB)になっています。

30KHzでゲインが1となるように積分回路の定数を求めます。R=4.7KΩのとき1130pFと計算されますから、
C=1000pFとすることにしました。

下図は定電流制御部全体のゲイン特性をシミュレーションした結果です。積分回路の特性そのものです。

参考文献：
　　遠坂俊昭、電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計、CQ出版、2013、p.158−173
　　本多平八郎、作りながら学ぶエレクトロニクス測定器、CQ出版社、2001、p.52−90

真空管アンプ電源 +460V電源 設計とシミュレーション２

ソース共通回路のゲイン特性を求めた上で、全体が安定動作するように比較増幅部の積分定数を決めていきます。

参考文献では、ソース共通回路のゲイン特性をシミュレーションで求めています。前回の原理図から分かる通り、ソース共通回路のゲインはソース側に接続されたインピーダンスとゲート側に接続されたインピーダンスとの比で決まり、FETのgmは無関係となりますからシミュレーションでも精度よく特性が求められると思います。

下図はソース共通回路のゲイン特性を求めるシミュレーション回路とその結果です。

±78V安定化電源の時と同じように、ゲインが平らになったところにクローズループゲインが１になる周波数fCを持ってきます。上図から10KHz以上であれば問題ないようです。参考文献ではfCを10KHzに設定していますが、オーディオアンプに使うということでfC=30KHzとしました。

参考文献ではバイポーラ素子をダーリントン接続していて、エミッタ共通回路のゲイン特性は負荷電流によって大きく変化すると書かれています。しかし、バイポーラトランジスタとFETをインバーテッドダーリントン接続したソース共通回路では、負荷電流を1mAから300mAまで変化させてもゲイン特性はほとんど変わりませんでした。

上図から、ソース共通回路のゲイン特性は30KHzで−15.5dBと読み取れます。よって、比較増幅部のゲインは30KHzで+15.5dBになるように調整すればよいことがわかります。積分コンデンサC2の値は18.5pFと計算されました。

下図は比較増幅部のゲイン特性を求めるシミュレーション回路とその結果です。
C2（シミュレーションの回路図ではC3）の値を2.2pFから47pFまで変化させています。

積分コンデンサC2に対するfCの値は下記の通りです。

   2.2pF    48501Hz
   4.7pF    39874Hz
  10  pF    28958Hz
  22  pF    17875Hz
  47  pF     9946Hz

シミュレーションでは10pF弱という結果になり、計算値の18.5pFと異なる値です。これは、計算過程でオペアンプの利得帯域幅GBWの減少を考慮しなかったためと思われます。
積分コンデンサの値は10pFとしました。

改めて定電圧回路全体のクローズループ特性をシミュレーションしました。

当然ですが、結果はこれまでのシミュレーションで得られた特性を足し合わせたものになっています。

下図は過渡応答をシミュレーションした回路とその結果になります。
治具と合わせるため、オンオフする負荷電流は460V÷4KΩ＝115mAとしています。

参考文献：
　　遠坂俊昭、電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計、CQ出版、2013、p.158−173
　　本多平八郎、作りながら学ぶエレクトロニクス測定器、CQ出版社、2001、p.52−90

真空管アンプ電源 +460V電源 設計とシミュレーション

B電源用に用いる+460Vの設計です。
この電源は遠坂俊昭氏の「電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計」を参考にして設計しました。

構成は下図の通りです。

「定電圧制御回路」と「定電流制御回路」、「タイマー回路」、「ラッチ回路」で構成されます。それぞれがどのような役目なのかをタイムチャートに従って説明します。

TimerAはヒータのウオームアップ時間の間、制御用のFETをカットオフしています。約30秒に設定してあります。

定電流回路は二つの設定値を持っています。一つは起動時に出力コンデンサをチャージする電流値で、もう一つは出力の異常を検出する電流値です。定電圧制御回路と定電流制御回路は排他的に動作するようになっていて、定電流制御回路の設定値内であれば定電圧制御回路の方が動作し、設定値を越えると自動的に定電流制御回路が動作するようになっています。

TimerAの動作時間30秒が終わった後、まず動作するのは定電流回路の方です。TimerBで設定された約2秒間200mAで出力コンデンサをチャージアップします。この間はラッチ回路をマスクします。出力電圧が+460Vに達すると定電圧制御回路が動作します。

負荷に異常があり大きな電流が流れようとすると、定電流制御部が動作して電流を400mAに制限します。この状態が連続すると、一定時間(約4mS)後にラッチ回路が動作し定電圧制御回路をシャットダウンします。

定電圧回路がシャットダウンすると制御用FETがカットオフします。負荷に出力トランスのインダクタンスが含まれているため、急激な電流変化は（単位時間電流変化Xインダクタンス値）の電圧を生じさせ非常に危険です。しかし、本回路ではFETの後に大容量の出力コンデンサを配置しているため、コンデンサのデスチャージに時間がかかり単位時間電流変化が小さくなるので大きな電圧は発生しません。

（１）定電圧制御回路

回路は下図の通りとなっています。

この電源のユニークなのは、制御用素子が整流後のプラス側ではなくマイナス側に接続されていることです。基準電圧がグランド基準ではなく出力電圧基準になっているので「浮動増幅器型定電圧電源」と呼ばれるそうです。参考文献では制御用素子にPチャネルのバイポーラ素子を使っていますが、600V以上の耐圧を持ちASOの広いバイポーラトランジスタが見つからなかったため、NチャネルFETとPチャネルバイポーラトランジスタを組み合わせたインバーテッド・ダーリントン接続を採用しました。

下図は「浮動増幅器型定電圧電源」の原理図です。

片端が基準電圧Vrefと繋がっているR3と、片端が出力電圧Voutと繋がっているR2とが接続されています。比較増幅部はR3とR2の接続点とグランドレベルを比較/増幅し、ソース共通増幅部を制御します。

比較増幅部はオペアンプとR2、R3、R4、C2で構成されています。これは図の左下で表したように、非反転型の積分回路として動作します。

ソース共通増幅部はトランジスタとFETがインバーテッドダーリントン接続されています。ソース側にR1、ドレイン側に負荷抵抗RLと出力コンデンサC1の並列回路が接続される構成です。

参考文献：
　　遠坂俊昭、電子回路シミュレータSIMetrix/SIMPLISによる高性能電源回路の設計、CQ出版、2013、p.158−173
　　本多平八郎、作りながら学ぶエレクトロニクス測定器、CQ出版社、2001、p.52−90