FET差動増幅回路＋オペアンプの周波数特性と安定性

JFET差動増幅とオペアンプを組み合わせた回路の周波数特性と安定性をシミュレーションします。

上記回路はJFET差動増幅回路とオペアンプ間に積分回路を挿入したもので、参考にさせていただいた小川氏の回路に採用されています。

JFET差動回路とオペアンプ間に積分回路が入っています。コンデンサの容量を変化させて周波数特性をシミュレーションした結果を下図に示します。




周波数帯域は欲張らなくてもいいと考えています。コンデンサの容量は100pFでも良いのですが、音質のことを考えると47pFぐらいが適当と判断しました。

次に、コンデンサの容量を変化させて安定性をシミュレーションします。






コンデンサがなくても60°以上の位相余裕があります。しかし、コンデンサが挿入されることでグッと安定性が増すことが確認できます。47pFの時の位相余裕は88.5°でした。

発振対策の２番目として、JFETのドレイン間にRC直列回路を挿入した周波数特性と安定性をシミュレーションしてみます。




下図にンデンサの容量を変化せた時の周波数特性と安定性のシミュレーションログを示します。




積分回路を挿入した回路並みの効果を得るには、コンデンサ容量は470pF〜1000pFぐらい必要と考えます。

３番目として、帰還抵抗とパラにコンデンサを挿入した回路の周波数特性と安定性をシミュレーションしてみます。




下図にンデンサの容量を変化せた時の周波数特性と安定性のシミュレーションログを示します。




コンデンサ容量を増やしていくと高域の周波数特性は落ちていきます。安定性も増すのかと思いきやゲインがゼロに落ちなくてデータの読み取り不可となってしまいました。これで発振するのかどうかは分かりませんがスジの良い対策ではないように思われます。

参考文献：
　　小川一朗．抵抗の熱雑音が見える１nV/√Hz亭雑音プリアンプ．トランジスタ技術．ＣＱ出版社．2014-8．p.94−111．