FET差動増幅回路のノイズ解析
JFETを使った差動増幅回路の入力換算雑音密度をシミュレーションします。
シミュレーション結果のV(inoise)は、差動増幅で使われているJFETそれぞれの雑音密度を二乗し足し合わせ平方根を取ったものです。JFETは同じものなので、差動増幅の片側の入力換算雑音密度を求めるためV(inoise)を√2(=1.414)で割っています。
シングルの差動増幅では0.96nV/√Hz、３パラでは0.56nV/√Hzとなりました。
次に計算で入力換算雑音密度を求めてみます。
JFETの雑音は1/f雑音と熱雑音に分けられます。1/f雑音の影響のない周波数領域では等価雑音抵抗Rnを規定して計算を進めます。
“FET差動増幅回路の解析”の中で、2SK2145GRのgmは13.05mΩ-1と求められました。上式に従って計算すると、シングルの差動増幅回路における等価雑音抵抗は51.09Ωとなります。
熱雑音は0.92nV/√Hzとなります。
３パラの差動増幅回路における等価雑音抵抗は17.03Ωとなります。
熱雑音は0.53nV/√Hzとなります。
次に、ドレイン抵抗の値や2SK2145のランクを変えていくと入力換算雑音密度はどうなっていくのかシミュレーションしてみます。
結果を表にしたものを下図に示します。ドレイン抵抗を大きくしていくとゲインは大きくなりますがgmが小さくなり、入力換算雑音密度にはそれほど大きな差はつかないということが分かります。また、Idssの違いによる差も小さく、この回路構成では使用するJFETによってノイズ特性は決まってしまうようです。
参考文献：
小川一朗．抵抗の熱雑音が見える１nV/√Hz亭雑音プリアンプ．トランジスタ技術．ＣＱ出版社．2014-8．p.94−111．
遠坂俊昭．トランジスタで作る低雑音アンプ その２．トランジスタ技術．ＣＱ出版社．2006-9．p.231−235．ＣＱ出版社
« LTSpiceでノイズをシミュレーションする | トップページ | FET差動増幅回路＋オペアンプのノイズ解析 »
「フォノヘッドアンプ」カテゴリの記事
- ヘッドアンプの回路図と使用部品(2022.07.29)
- FET差動増幅回路＋オペアンプの周波数特性と安定性(2022.07.26)
- FET差動増幅回路＋オペアンプのノイズ解析(2022.07.22)
- FET差動増幅回路のノイズ解析(2022.07.19)
- LTSpiceでノイズをシミュレーションする(2022.07.15)
2SK2145のLTSpiceモデルを使用していますが、どこで入手しましたか？
自分も上記JFETでいろいろと電子工作したく、、、libデータを探しています。。
投稿: kazu | 2022/09/29 19:24
コメント、ありがとうございます。
2SK2145のLTSpiceモデルですが、
CQ出版から出版されている遠坂俊昭著「電子回路シミュレータLTspice実践入門」に添付されているCDの中に入っています。組込方法はこのブログの”LTspice入門”の中の”トランジスタモデルをライブラリに組込む”を参考にしてください。
投稿: コーちゃん | 2022/09/29 20:20
早々にご返信＆情報ありがとうございます！！
書籍に添付されているCDのものを使用していたのですね！
＃ネット上で探しまわってたところですｗ
投稿: kazu | 2022/09/30 01:49