ヘッドアンプの回路図と使用部品

下図はヘッドアンプの回路図です。

FET差動増幅回路＋オペアンプの周波数特性と安定性

JFET差動増幅とオペアンプを組み合わせた回路の周波数特性と安定性をシミュレーションします。

FET差動増幅回路＋オペアンプのノイズ解析

JFET差動増幅とオペアンプを組み合わせた回路の入力換算雑音密度をシミュレーションします。

FET差動増幅回路のノイズ解析

JFETを使った差動増幅回路の入力換算雑音密度をシミュレーションします。

LTSpiceでノイズをシミュレーションする

まず抵抗の熱雑音をシミュレーションしてみます。

 

FET差動増幅回路の解析

バイポーラ素子の入力は電流で出力も電流です。電流で電流を制御する素子、電流を増幅する素子とも言えます。入力（ベース電流）と出力（コレクタ電流）との比を電流増幅率hFEと言います。

一方、FETの入力は電圧で出力は電流です。電圧で電流を制御する、電圧を電流に変換して増幅する素子と言えます。バイポーラ素子のhFEに当たるFETのパラメータは相互インダクタンスgmです。gmとは入力（ゲート電圧）の変化量と出力（ドレイン電流）の変化量との比です。

LTSpiceを使って2SK2145の入力と出力の特性（VgsーId特性）をシミュレーションし、合わせてgmを計算で求めグラフ上にプロットしてみます。2SK2145は2SK117のデュアルタイプと言われています。トラ技から持ってきたLTSpiceのモデルも同じパラメータを使っているようです。

gmの値は一定ではなく、ドレイン電流によって変化します。あとで述べますが、雑音はgmの大きさに反比例します。ドレイン電流はたくさん流す方が良いということになりますが、欲張りすぎると素子のバラツキの大きな領域で使うということになってしまいます。

ゲートー・ソース間電圧Vgsを０Vとした時のドレイン電流IdがIdssです。2SK2145はこれによってランク分けされています。Ｙランク：1.2mA〜3.0mA、ＧＲランク：2.6mA〜6.5mA、Ｙランク：6.0mA〜14.0mAとなっていて、すべてのランク品が秋月で購入可能です。

ヘッドアンプの回路構成

ヘッドアンプのノイズ測定で大活躍したトラ技のキットLNA-1TGKITです。

フォノアンプの構想ーーー構成

下図に全体の構成を示します。

フォノアンプの構想ーーーゲイン

JFETとオペアンプを組み合わせたフォノアンプを製作しました。メーカー製品と聴き比べても遜色のないアンプに仕上がりました。設計と製作の過程を紹介していきます。