20W/4Ω D級アンプ 保護回路の設計

下図は保護回路とその電源の図面です。保護回路の役目は、AC電源投入切断時に遅刻早退でスピーカーとアンプを接続遮断することと、アンプ出力に直流成分が発生した場合にアンプからスピーカーを遮断することです。

スピーカとアンプはリレーで接続遮断します。MOSFETによる半導体リレーも考えたのですが、回路規模が大きくなるので今回はメカニカルリレーの採用となりました。






まずDC検出回路をシミュレーションします。下図が回路図です。






下図は、入力に1V、1.5V、3V、5Vを入力した時に出力がどのくらいの時間遅れてローレベルに変化するかをシミュレーションした結果です。






下図は、入力に±12V１Hzの正弦波を入力した時の出力波形です。このくらい低い周波数で大振幅だとDC検出回路は動作してしまいます。もちろん問題ないです。






下図は、入力に±12V５Hzの正弦波を入力した時の出力波形です。１Hzでは誤動作しましたが５Hzでは誤動作していません。






次にラッチ回路のシミュレーションを行います。74HC05のモデルが見つからなかったので、論理バッファとMOSFETを組み合わせ代用しています。



論理ICのラッチ回路は波形のエッジで動作しますが、ここで採用したラッチ回路は一定時間信号が持続した場合に動作します。エッジ検出はノイズに弱いので誤動作しないようにマスク回路が必要になることが多いですけど、この回路はノイズに強いことが特徴です。



下図はシミュレーション結果です。V(IN)がHighになるとV(D1)がLowになりV(D2)がHighになります。C1がR1とR2によって充電されV(D3)がバッファのスレッシュホールドを超えるとM2のドレイン＝V(D1)がLowになり、M2とM3のワイヤードORによってV(D1)がLowの状態で固定（ラッチ）されます。






遅刻早退の遅刻部分は555のタイマー機能を使います。早退はAC電源スイッチの接点を利用します。下図が555のタイマーシミュレーション回路になります。






下図はシミュレーション結果です。約４.９秒の間は出力がHighとなっています。この間はリレーがオフしていてスピーカとアンプとは遮断されます。