20W/4Ω D級アンプ レベルシフト回路と電力増幅段

レベルシフト回路の実験を行っています。

下図はシミュレーションしたレベルシフト回路です。25pFは次段の入力容量です。

レベルシフト回路は参考文献に紹介されているものをそのまま使っています。抵抗２本とトランジスタ1個で構成されています。他の方式としては、コンデンサ結合を利用してグランド基準の電位を別電位基準に写す回路が知られています。非常に高速なのですが次段の入力容量と電源電圧の影響を受けやすいです。コンデンサ結合を利用したレベルシフト回路を実験してみたのですが、後段ICの入力電圧や入力容量とうまくマッチングせず動作速度が遅くなりました。

下図はレベルシフト回路のシミュレーション結果です。立ち上がりと立ち下がりの時間とに差があるはずなのですがなぜか同じになりました。





下の写真は実験回路の波形です。



　　　　　　　　　　　　　　上：レベルシフト回路出力　　　下：コンパレータ出力




下図は電力増幅段を含むシミュレーション回路です。出力段のハーフブリッジ回路にはXDN630を使いました。IMOS_FETのゲートドライブ用ICでTO220パッケージに入っています。しかし、メーカーサイトにはSoiceモデルが準備されていません。仕方がないので、サイズ的には少し小さいのですがIXRFD615で代用しました。内部回路は論理バッファとPチャンネルFETとNチャンネルFETという簡単な構成になっっています。逆方向の電流が保証されていないのでダイオードを追加します。





正弦波を入力した時の出力波形です。ゲインは4.7倍になります。






下図は電力増幅段と電源込みの実験回路です。




実験では手持ちのトランスを使いました。整流コンデンサに18000μFを使って、出力電圧は無負荷で±11Vでした。






下の写真は実験回路の波形です。



　　　　　　　　　　　　　　　上：IXD630出力　　　　　　　下：コンパレータ出力



歪率も測定しました。最大出力は8Ω負荷で5W、4Ω負荷で10Wとなっていて、その時の歪率は0.01％を下回っています。








参考文献：
　　　本田潤［編著］、D級/ディジタル・アンプの設計と製作、CQ出版社 、p.57−79（黒田徹執筆）